애플, amd, 인텔, 퀄컴, 엔비디아, nxp, 브로드컴, 미디어텍, nxp 등 세계 주요 팬리스 기업들이 앞에서 당겨주고 asml과 일본의 장비, 부품, 소재 업체들이 뒤에서 밀어주니 tsmc의 천하네요.
tsmc는 파운드리 영역만 가지고도 삼성의 비메모리, 메모리 합친 영업이익을 역전했고 삼성은 주력인 메모리부터 팹리스 이미지센서, 파운드리까지 투자 영역이 갈라는 대 반해 tsmc는 오로지 파운드리로 삼성의 시설투자 비용을 크게 앞질렀으니 앞으로 삼성은 tsmc의 생산 부족분을 먹기도 어려워지겠음. 고객과 경쟁하지 않으니 견제 받지도 않을테고.
기술적으로도 tsmc에서 삼성보다 빠른 2나노 공정 개발에 들어갔고 후공정도 앞서있음.
tsmc가 3나도 한다는 얘기를 들었는데 님이 3나노 개발못했다고 해서 찾아봤네요
양산 공장 만든다는 말이 어떤 의미인지는 아실거고...
대략 내용은 코로나 때문에 양산일정이 미뤄진다 는 말인듯요..
글로벌 1위 반도체 위탁생산업체(파운드리)인 대만의 TSMC가 3나노 반도체 설비 구축에
들어갔다.
파운드리 분야의 미세 공정 기술 경쟁에서 3나노 공정은 삼성전자가 먼저 개발했지만
양산을 위한 설비 구축에선 TSMC가 치고 나가고 있다.
https://news.joins.com/article/23798504 [출처: 중앙일보] 삼성 보다 먼저 한다…대만 TSMC, 3나노 공정 본격 시작
그러나 보도에 따르면 TSMC는 3나노 개발이 연기될 것으로 예상된다.
지난해 4월 코로나19 대유행으로 안해 극자외선(EUV) 리소그래피 등 핵심 장비들의
생산 및 물류가 지연되면서 TSMC의 장비 설치도 늦어졌다.
3나노 핀펫 공정은 원래 6월에 시험 생산이 계획됐으나 10월로 연기됐다.
tsmc는 이미 3나노 준공에 들어갔고 기술적인 지연이야 삼성 3나노 공정에서도 나오고 있다는 뉴스도 있습니다.
그리고 tsmc의 3나노 핀펫 공정이 삼성의 gaa 공정 대비 기존 설계를 유지한 효용성과 안정성에서 팹리스 고객사 입장에선 더 나은 선택이기 때문에 유리할테죠.
인텔, 퀄컴, 엔비디아, NXP가 삼성 파운드리 탑티어 고객사인데 ;;
뭐 좀 제대로 알고 쓰셔야 할 것 같은데요.
잘 알려지지 않은 NXP의 경우 28nm부터 삼성 파운드리에 위탁 생산 중이고, 작년에 발표된 자동차용 신형칩도 삼성 14nm에서 생산한다고 오피셜로 홍보한 회사입니다.
TSMC의 16nm보다 삼성/GF의 14nm가 더 선호되고 있다는걸 모르시는 듯.
SBC칩셋의 경우 가장 고성능으로 미디어텍이 인수한 락칩 같은 경우 GF의 12nm (삼성 라이센스) 에서 찍습니다.
7nm 파이를 TSMC가 가져가고, 삼성은 14nm/10nm/8nm 시장을 쓸어가죠.
7nm가 선단공정일때의 효과는 크겠죠.
그런데 삼성은 14nm/10nm/8nm는 향후 2030년까지 주력으로 쓸 공정이에요.
라즈베리파이가 28nm 공정으로 만든 칩이라는걸 상기하면 아직 14nm 공정 진입도 못한 칩들 수두룩 합니다.
반도체 호황은 8인치 웨이퍼에 집중되어 있구요.
12인치 웨이퍼가 주력인 첨단 미세공정은 사용하는 회사만 사용하고, 대다수의 칩 메이커들은 40nm 공정 이하에서 노는데 비용 문제도 있고 구현 특허 문제도 있는데다가 생각보다 고성능을 요구하지 않는 분야들이죠.
전기 자동차에 쓸 전력 반도체나 MCU는 전부 8인치 웨이퍼 수요입니다.
여긴 적기에 투자가 안되서 오래전에 공급량이 절대적으로 딸렸는데 수요가 몰아치면서 한번에 터진거죠.
자동차 생산 안된다죠? 네. 레가시 공정의 8인치 웨이퍼입니다.
신규 투자가 안되었던 130nm 이런 공정입니다.
전기차에 테슬라의 자율주행칩 이딴거 4개도 안 들어가요.
모듈당 저성능 MCU와 전력반도체들이 수백개씩 들어가고, 전기차의 98% 이상을 차지하는거죠.
이런 저성능 반도체들 수요가 역대 최고치입니다.
특히 MUC 같은 칩은 임베디드 플래쉬 메모리는 특허 문제로 일부를 제외하면 40nm 이하의 공정은 잘 안 써요.
이런 공정이 8인치 웨이퍼에서 찍혀 나오니 수요가 몰리면 공급이 안되게 되어 있습니다.
또한 8인치 웨이퍼 단가도 사상 최대치를 찍고 있는 중이고.
3nm 공정은 삼성이 개발이 빨랐고 라인 구축도 다 되어 있습니다.
장비 늦게 들어오는건 EUV 장비가 아니라 ArF 장비. 즉 증설되는 14nm, 10nm 라인들입니다.
삼성이 파운드리 증설하는건 3nm 라인이 아니라 수요가 많은 14nm 입니다.
3nm 공정으로 보자면 삼성은 이미 라인 구축 되어 있습니다.
2019년 4분기에 웨이퍼 공개 되었고, 리크스 생산 시작한지 6분기가 넘었습니다.
7nm, 5nm가 실패해서 절치부심으로 신공정 갈구는 중입니다.
삼성 3nm는 7nm 개발할때 같이 개발되서 TSMC보다 장비 투자도 빨랐어요.
TSMC는 MBCFET 도입을 못하는데 삼성은 GAA를 하는 이유는 MBCFET 장비 제조업체들의 초도 생산량을 선매입 해 간겁니다.
3nm부터 양자터널링으로 MBCFET 도입을 해야 하는데 TSMC가 장비 구매에 한발 늦어서 Finfet으로 가는겁니다.
MBCFET 장비 도입을 못하니깐 AMD 같은 HPC 공정을 쓰는 칩 메이커는 TSMC의 3nm는 건너 뜁니다.
Finfet은 4nm에서 멈추고, MBCFET 도입되는 2nm로 넘어갑니다.
TSMC의 3nm는 모바일칩만 찍고 빠르게 넘어갈겁니다.
3nm에서 나노 시트 도입해야 하고 Finfet으로 대응하기엔 한계치에 도달했다는 내용들은 이미 논문으로 다 나와 있는 내용이라 똥인지 된장인지 찍어먹어봐야 아는게 아니죠.
얼마전에 가생이에서 보니깐 TSMC의 Finfet이 GAA보다 저렴할꺼라는 얘기가 나왔는데요.
지금 5nm에서 Gate에 Finfet을 5개를 쓰는데, 성능을 안정화시키려면 Fin 높이를 더 높히거나 Fin을 7개 써야 할걸요?
Fin을 더 쓰면 Cell이 커지니깐 밀도에 문제가 생고, Fin 높이를 높히려면 그 추가되는 비용으로 나노시트 공정 해야죠.
나노시트만 적용해도 칩 퍼포먼스 기대치로 20% 더 올라가는데 왜 안하는데요.
Finfet 기술로 3nm에 대응할려면 퍼포먼스 향상치보단 누설전류 억제 목적에 더 많은 공돌이를 갈아야 됩니다.
나노시트 장비 제조사들도 이미 상용화 기술 다 인증 받고 관련 장비 출하 시작했거늘.
TSMC가 나노시트를 안 올리는게 뭐다? 장비 납품을 못 받는다. 입니다.
Finfet 기술이 안정화 되어서 3nm까지 끌고 간다는건 어설불성한 소리라는겁니다.
그리고 TSMC 고객사들도 애플 빼면 3nm에 발 안 담굴려고 합니다.
이유가 뭐다? 이미 누설전류 문제를 알고 있다는겁니다.
TSMC가 2번의 전적이 있는 회사입니다.
40nm에 High-K 소재 적용 안했다가 누설전류 폭발했고, 20nm에서 Finfet 적용 안 했다가 파운드리 공정 옵션 자체가 사라졌어요.
하물여 3nm에서 나노시트 도입해야된다는 지적이 많은데 Finfet으로 간다구요?
네. 안쓰면 됩니다.
그래서 AMD나 인텔이 나노시트 도입 전까지 4nm로 존버하는겁니다.
여기까지가 Finfet 공정의 한계입니다.
TSMC는 나노시트 쓰고 싶죠. 근데 관련 장비 양산 스케줄이 안됩니다.
이게 현실인데 일부 TSMC 팬보이들이 꿈보다 해몽을 더 좋게 해석하더라. 입니다.
TSMC가 5nm 수율 안나와서 애플에게 납기지연 보상금 지불한 건 모르죠?
언론에 안 나오니까요. 나오는 족족히 TSMC에서 돈 주고 다 막아 버렸으니까요.
미디어텍이 왜 5nm 안 쓰고 6nm로 갔을까요? 지가 스스로 5nm 캐파 받은거 반납했거든요.
철저하게 은폐된 진실을 모르니깐 아직도 TSMC가 킹왕짱 이러고 있다는겁니다.
5nm는 삼성도 제대로 수율 안 나오고, TSMC도 제대로 수율 안 나옵니다.
누설 전류 때문에 클럭 스팟이 목표치보다 낮아요.
그래서 5nm 공정 칩 성능이 목표보다 낮은겁니다.
이런 상황에서 Finfet의 한계를 넘어선 3nm에 나노시트 안 쓰고 Finfet 쓰는게 안전빵이다?
삼성은 2019년 하반기부터 3nm 리스크 생산중이죠. 웨이퍼도 공개한 바 있구요.
아니면 2021년에 생산라인 구축해서 리크스 생산 들어가는 TSMC가 유리하겠습니까.
삼성은 3nm가 풀노드, 2nm가 하프노드라서 3nm 수율만 잡으면 2nm 까지는 안전빵으로 갑니다.
TSMC는 2nm 파운드리 공장은 환경평가 문제로 삽도 못 떴습니다.
TSMC가 3nm에 나노시트를 도입 안한건 안전빵을 위한 선택인데, 2nm에서는 나노시트와 High-NA EUV 도입을 동시에 해야 한다는건 모르는 것 같더라구요.
3nm에 나노시트, 2nm에 High-NA EUV를 단계적으로 도입하는 삼성 파운드리, 2nm에 나노시트와 High-NA EUV를 동시에 도입해야 하는 TSMC와 비교했을 때 누가 더 리크스를 적게 가져갈까요?
아무튼 논리 갑입니다. 논리 갑 ㅎㅎ
반도체 소재 회사들 태반이 삼성 근처에 R&D 센터가 있거나 지사가 있습니다.
역대 최대 매출을 찍고 있는 TSMC에 줄 대고 있어야지. 왜 한국에 들어왔냐구요.
애네들 바보 아닙니다.
High-NA EUV가 2025년 이후로 연기 된다는 뉴스가 있는데요.
3nm부터 EUV 듀얼 패터닝, High-NA EUV가 제대로 공급 안되면 2nm는 EUV 쿼드 패터닝으로 도전하겠는데요.
2019년부터 리스크 생산을 시작한 삼성, 2021년부터 리스크 생산을 시작하는 TSMC.
산술적으로 어느 파운드리의 공정 성숙도가 높아 보일까요?
삼성 파운드리는 3nm GAA 웨이퍼를 실체까지 공개하면서 자신감을 보였는데 TSMC는 그런게 없네요?
원래 TSMC도 웨이퍼 공개하고 여러 자료 제시하면서 자신감을 보여왔는데 이번 3nm에서는 그런게 전혀 없군요.
제가 저 위에 적었지만 3nm에선 Finfet이 한계를 보일거라는 논문들이 수두룩합니다.
똥과 된장은 꼭 찍어서 먹어봐야 한다고 구분 가능한게 아니라는 겁니다.
삼성이 전략적 실패로 7nm/5nm를 대충 건너뛰고 3nm에서 이갈고 있으니깐 쫏아갈라고 하는거죠.
원래 TSMC의 3nm의 리스크 생산은 2020년 6월부터 계획 되어 있던 겁니다.
계속 밀리고 밀리다가 양산 장비의 장비 반입까지 늦어지는거죠.
어떤 회원이 장밋빛 미래가 제가 생각하는대로 흘러갈게 아니라네요.
비공식 내부 정보는 제외하더라도, 공개되는 오피셜을 보고서도 그런 소리가 나오나 싶은거죠.
흘러나오는 내부 정보를 들어보면 TSMC의 3nm 공정은 과거 40nm/20nm에 비견될만큼 성공적인 공정은 아니다 입니다.
누설전류 잡는데 전 인력이 총동원되고 있다고.
그에 비해서 삼성은? 5nm 공정 대비 괄목한만한 파라미터 제시하고 있죠.
단지 공정이 추가되서 더 비쌀뿐이고.
이걸 수율로 상쇄할려고 거의 3년을 안정화에 갈구고 있는 공정입니다.
인텔이 과거에 Finfet 도입했을때 수준의 신선한 충격이고, HPC 공정도 준비되어 있다니깐 고객사만 확보되면 물 만난 물고기가 될 듯 합니다.
삼성의 2nm도 3nm의 하프노드라서 TSMC와의 대결 구도에서도 안정적으로 대응할거라네요.
2nm까지 경쟁사와 비교해서 같은 성능이면 웨이퍼당 비용으로 압도할 수 있을 것 이라고.
파운드리의 경쟁력은 낮은 가격이니까요.