https://daily.hankooki.com/lpage/ittech/202101/dh20210118161709138240.htm?s_ref=dm

http://www.gasengi.com/main/board.php?bo_table=economy&wr_id=112395&sca=&sfl=wr_subject&stx=%EB%B0%98%EB%8F%84%EC%B2%B4%EC%9D%B4%EC%95%BC%EA%B8%B0%E3%85%A1%ED%8E%8C%EA%B8%80&sop=and (차기 3nm 이후 전망에 대한 totos님 분석)

totos님에 따르면 삼성은 3nm 실물 웨이퍼를 19년 4분기에 이미 선보일 정도로 개발 기간이 오래되었고, GAA 기법까지 새로 도입하지만, TSMC는 3nm에 GAA(MBCFET) 도입을 안하고 그냥 Finfet으로 간답니다. 그 이유는 3nm 개발이 빨랐던 삼성이 GAA관련 장비를 선매입해버렸기 때문.

그런데 3nm 부터는 양자 터널 현상 때문에 Finfet으로는 답이 나오지 않는다는 걸 수많은 논문은 물론이고 업계 관계자들까지 다 알고 있다네요. TSMC는 3nm를 짧게 가고 바로 2nm로 넘어가려 하지만 나노시트와 High-NA EUV 도입을 동시에 해야 한다는 어려움이 있답니다. 반대로 여유가 있는 삼성은 나노시트와 High-NA EUV 도입을 단계적으로 진행할 수 있어 훨씬 안정적일 거라고.

제가 보기엔 최근에 대만쪽 언론에서 수주관련 뻥카나 수율 문제로 삼성을 걸고 넘어지는 게, 어찌보면 차기 공정에서의 초조함이나 조바심을 보여주는 게 아닌가 합니다. NVIDIA 관련해서도 TSMC쪽으로 옮긴다느니, 인텔 cpu 전량을 TSMC가 외주 받았다느니, 인텔 cpu를 3nm로 생산하기로 했다느니. TSMC 5nm도 수율 때문에 애플에게 납기지연 보상금까지 지불했다고 하는데(위 링크 글 내용 참조) 이러한 문제가 불거질때마다 삼성도 수율이 않좋다는 소문이 있다고 물귀신 작전을 썼죠.

근데 핀펫으로 안된다는 얘기는 이미 7nm때 부터 나오던 얘기라, 혹시 3nm도 극복하지 않을까 싶어요.

TSMC의 3nm 공정이 기술적인 문제로 반년 지연되는게 수율 문제입니다.
5nm에서 첨단기술 다 때려박아도 문제 터지잖아요.
7nm부터는 누설전류로 Multi Fin 써야 하는데 5nm부터는 밀도가 안나와서 Single Fin 쓰다가 양쪽 모두 수율 문제 터진거죠.
당연하게도 Single Fin 높이도 최대로 다 높혀 놓을걸테구요.
클럭도 제대로 못 올리고, 절대 수율도 낮고....
5nm에서 삼성/TSMC 모두 클럭을 못 올리고 있어요.
Finfet에서 성능 올리려면 Fin 갯수를 올려야 하는데 셀 밀도가 낮아지니 결국 성능/밀도를 잡으려면 나노시트 (MBCFET/GAA) 를 써야 됩니다.
3nm에서 Finfet 쓰려면 TSMC가 대응하는 방법은 2가지 밖에 없어요.
Single Fin 쓰고 클럭스팟을 확낮추던가  Multi Fin 써서 밀도를 낮추고 클럭을 더 올려야죠.
밀도 때문에 모바일칩은 Single Fin 쓸건데 클럭 올리면 누설전류 폭발하죠.
5nm 공정에서 스팟클럭 2GHz 언더로 인텔, 애플, 삼성, 퀄컴칩들이 힘을 못 쓰는게 이런 이유 때문입니다.
3nm에서 Finfet은 더 이상 기대하지 못합니다.
해결 방법은 있는데 트리플 Fin을 쓰고 Cell 크기를 키워서 밀도를 낮춰야죠.
그럴거면 그냥 나노시트로 가야죠.

삼성은 GAA의 1세대인 나노와이어 도입, Finfet과 제조 호환성을 상당 부분 맞추면서 Triple-Fin Stack 구조로 누설전류 문제를 해결하면서 고밀도화.
TSMC는 고밀도로 가지만 싱글Fin으로 클럭스팟이 낮아서 마이그레이션 수준으로 진행.
TSMC는 신기술 도입까지 존버 하겠다는거지요 ㅠㅜ
TSMC의 3nm를 쓰면 2GHz 미만을 스팟클럭으로 쓰는 세팅, 삼성 3nm GAA를 쓰면 2.5GHz 미만을 스팟클럭으로 쓰는 세팅으로 동일칩을 놓고 비교하자면 클럭 헤드룸이 더 좋습니다.
클럭에 대한 수율 증가는 당연한거고, 고성능칩을 제조하기도 편한거지요.
스팟클럭 2GHz 칩을 뽑는다면 삼성 3nm GAA쪽 칩수율이 더 좋다는거죠.

오늘도 배워갑니다

결국은 어느 반도체든지 설계 능력이 있는 회사가 더 낫지 않을까요? 대만 회사는 생산량이 매우 많으나 설계 능력이 떨어진다고 했는데요.

TSMC 는 설계가 없는 회사임.. 즉 애플 AMD 등 펩리스 회사들이 즉 공장 없는 회사들이 반도체 설계 해주면 그걸 대신 생산만해주는 회사.. 즉 파운드리 회사임..

윗분 말대로 TSMC는 설계회사가 아닌

그냥 설계 받아서 위탁생산해주는 업체입니다.

삼성은 정공법으로 우직하게 가는거고 티에스엠시는 급한되로 임시방편으로 떼우다 건너띈다는건가요.7나노에서 일단 선점한것이 주효해서 이번것도 그런식으로 밀어낼려나보네요.

7나노는 삼성같은경우에 euv 로 할려고 해서 tsmc보다 늦은겁니다

tsmc arf 기존의 장비로 구현햇지요

2-3년만 지나면 수나노때전쟁에서 삼성이 승리하는 모습을 보게 되고 tsmc와 점유율이 비슷하게 갈겁니다

7nm는 마스크가 올라가더라도 제조방식으로 극복했지만 3nm는 누설전류 문제라서요.
삼성은 Fin을 수직으로 쌓는 방식의 GAA로 밀도를 높히고 작아진 Cell에서도 고클럭에서의 누설전류를 극복하는 반면, TSMC는 수평으로 Fin을 펼칠 수 없으니 밀도를 위해 싱글Fin 쓰게 되거든요.
TSMC 3nm가 삼성 3nm GAA 성능을 내려면 최소 3개 이상 Fin이 수평으로 배치 되어야 하는데, 밀도가 낮아져요.
3nm GAA는 싱글Fin 누설전류 극복하기 위해 싱글Fin과 동일면적으로 기본 3개의 나노시트로 수직 배치 됩니다.
같은 밀도에서 TSMC 3nm보단 삼성 3nm가 누설전류 및 클럭 스팟이 스펙이 많이 좋습니다.
이미 5nm 공정에서 Finfet의 한계가 왔습니다.
밀도를 위해 Cell를 축소하고자 Fin 크기를 작게 하니 누설전류로 클럭을 못 올리고 있는거지요.
그렇다고 Fin 갯수를 늘리면 클럭도 올라가고 누설전류도 Fin 증가 (홀수 증가) 에 따라서 √로 낮아지는데 Cell이 커지니깐 HPC가 아닌 모바일 공정에서는 성능 향상이 지지부진 한거지요.
둘 다 밀도를 공격적으로 가져가지 못가면 제조비용이 상승하니 나노시트 (MBCFET/GAA) 도입은 필수입니다.
밀도 비슷한 상황에서 삼성이 나노시트 도입해서 스팟클럭 2.5GHz (3단 나노시트) 를 달성할 때, TSMC가 스팟클럭 2GHz (싱글Fin) 라고 하면 칩 성능에서 절대적으로 불리한 대결이 될 건 뻔한거거든요.
싱글Fin으로 2GHz를 달성하는 전성비를 기준으로, GAA에선 같은 밀도의 셀이 2.5GHz의 스팟클럭을 가집니다.
스팟 클럭 수율도 실리콘 성능이 향상된만큼 고수율로 먹고 들어갑니다.
3nm GAA가 과도기에 적용하느라 나노시트도 아니고 Finfet과 유사한 구조의 나노와이어입니다.
2세대 GAA부터 나노시트인데 성능이 더 올라갑니다.
하물며 TSMC의 3nm가 삼성 3nm GAA보다 양산도 빠른것도 아니구요.
TSMC의 3nm는 2020년 6월 장비 들여 놓고 하반기 리스크 생산 계획이였습니다.
아직 장비도 못 들여놓은데다가 반년 이상 지연되고 있죠.

토토스님 예전에 언급하셨는데요
1.euv소재 국산화
2.7나노 공정부터 후공정 국산화
3.글라스웨이퍼

국산화 추진했던거 잘 되가고 있는건가요?

EUV 관련 소재들은 현재 양산 진행중입니다.
후공정은 삼성이 자체적으로 개발해서 쓰고 있습니다.
글라스웨이퍼는 도입 단계가 아니라서....

후공정은 국산화 됐나보군요
소재는 개발끝내고 양산하는건가요
글라스웨이퍼 3나노 적용할거라 하셨는데
3나노 개발 끝나지 않았던가요...
euv공정에서는 일본소재 수입량이 많이 줄겠네요

추가질문입니다
일본반도체 장비가 20%라 언급하셨는데
euv공정에선 일본장비 대체하는 국산화 진행중인가요?
구공정 반도체 소재 국산화 추진중인가요?

EUV 공정에서 일본산 소재는 있어도 장비는 없는걸로 알고 있습니다.
후공정에서 일본장비 쓰는건데 그걸 지속적으로 일본산 배제한다네요.
레가시 공정들의 반도체 소재들은 국산화 되어 있죠.
중국도 하는걸요 ㅠㅜ

222

작년 반도체 이익률보면 삼성이 tsmc에 비해 낮던데 올해엔 이익률 대폭 올렸으면 좋겠습니다. 메모리 가격도 많이 올라가는 중이라고 하니 현시점서 제일 중요한 생산 캐파를 tsmc와 비등하게 맞추기 위해서는 평택 4,5,6공장 빨리 시작해서 완성되는게 총생산량에서 밀리지 않을거라고 봅니다.
이게 공장하나 짓는게 돈이 2,3십조 들어가는거라 3개 더 지으려면 삼성이 투자해야될 금액이 후다다 하네요.

22

양자터널 현상이란게 벽이 있으면 그냥 뚫고 지나간단 소리 아닌가요?
3나노에선 나름 극복 된것 같은데 2나노라면 양자터널 현상이 가중 되지 않을까 싶은데요?

GAA로 업계들 전환이 빨라지도록 삼성이 잘만 유도하면 초기 점유율을 확보하겠고

수율을 넘사벽으로 올린뒤에 가격을 낮추는 전략을 쓰면 후발은 힘쓰기 어려워보이겠군요.

근데 8인치 이하 팹의 아날로그 등에 강세를 보이는 TSMC라서 결국 5년 정도 지나면 기술력을 보완하기 때문에

6-4 정도의 점유율을 삼성이 갖고 갈 듯.

화이팅입니다.